Also published as:

JP9293870 (A)

# SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent number:

JP9293870

Publication date:

1997-11-11

Inventor:

YAMANAKA HIDEO

Applicant:

SONY CORP

Classification:

- international:

H01L29/786; H01L21/336; H01L21/20; H01L21/268

- european:


Application number: JP19960104978 19960425

Priority number(s):

### Abstract of JP9293870

PROBLEM TO BE SOLVED: To prevent deterioration of characteristics of a semiconductor device caused by heat generation thereof, by forming an electrically conductive film nearly all over a glass substrate to efficiently radiating heat generated by strong incident light or from a driver circuit through the electrically conductive film.

SOLUTION: In the semiconductor device, an electrically conductive alkaline metal ion blocking film 13 is formed on a glass substrate 11, a polycrystalline silicon film 18 is formed on the film 13, thereby forming a thin-film transistor 1 using the polycrystalline silicon film 18 used as an active region. In this case, an electrically conductive film 12 having a thermal conductivity higher than that of the glass substrate 11 is formed between the substrate 11 and the film 13.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許/ (45)発行日	7 (JP) 平成15年5月26日	(12) 特 (2003. 5. 26)	許	公	報	<b>(B</b>		<b>公里</b> 会白	(11) 特許番号 特許第3409576号 (P3409576) 平成15年3月20日(2003.3.20)
(51) Int Cl.' H 0 1 L 21/2 21/2 21/2 29/7	20 168	記号			P1 H0	L	,	20 268	Z 627G 616L 626C 請求項の数4(金 11 頁)
(21) 出版各号 特徵平8-104978 (22) 出版日 平成8年4月25日(1998.4.25) (85) 公開番号 特徵平9-283870 (43) 公開日 平成9年11月11日(1997.11.11) 李查蘭求日 平成13年8月8日(2001.6.8)			(73) 特許報 (72) 発明者 (74) 代理人 審変官 (58) 参考文献		f :	書 000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号 山中 英雄 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 100088298 弁理士 船橋 園町 棚田 一色			

## (64) 【発明の名称】 半等体装置の製造方法

## (57) 【特許請求の範囲】

【請求項1】 <u>ガラス基板上の全面にわたって骸ガラス</u> <u>基板より熱伝導率の高い電気伝導膜を形成した後に前記</u> <u>截気伝導度上に電気組験性を有するアルカリ金属イオン</u> 阻止膜を形成する工程と、

前記アルカリ金属イオン阻止機上にアモルファスシリコン膜を成膜した後、アニーリングによって被アモルファスシリコン際を結晶化して多結晶シリコン膜を生成する 工程と、

前記多結晶シリコン既をアクティブ領域に用いた部膜トランジスタを形成する工程とを備えた中等体数量の報道 方法であって、

前記アニーリングを行う前に、骸アニーリングの際に前 記ガラス基板がクランプによって押圧される領域の前記 電気伝導膜上に形成されている度を除去して該電気伝導

#### 膜を露出させ、

かつ前記アニーリングの際に、前記電気伝導膜の離出した部分に熱伝導性および電気伝導性を有するクランプを 押し当てて前記ガラス基板を保持台に固定することを特 数とする半導体装置の製造方法。

【請求項2】 請求項<u>1</u>配載の半導体装置の製造方法において、

前配電気伝導膜は、金属膜、電気伝導性を有する金属室 化度、電気伝導性を有する金属酸化膜のうちの1 葡萄か らなる単層膜、または複数種類からなる積層膜によって 形成されることを特徴とする半導体装置の製造方法。

【請求項3】 請求項<u>1</u>配報の半導体装置の製造方法に おいて、

前記保持台にはその内部に冷却器を備えたものを用い、 前記アニーリングの際に前記保持台によって前記ガラス

PAGE 18/31 \* RCVD AT 4/18/2006 3:15:14 PM [Eastern Daylight Time] \* SVR:USPTO-EFXRF-3/1 \* DNIS:2738300 \* CSID:612-455-3801 \* DURATION (mm-ss):13-52

(2)

符許第3409576号

基板を冷却することを特徴とする半導体装置の製造方法。

【請求項4】 請求項2配載の半導体装置の製造方法に おいて、

前配保持台にはその内部に帝却器を備えたものを用い、 前配アニーリングの際に前記保持台によって前配ガラス 基板を冷却することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、特に は被品デバイス<u>の</u>製造方法に関するものである。

[0002]

「従来の技術」最近、コストダウン等の観点から安値な ホウケイ酸ガラスに水業を含むアモルファスシリコン膜 を形成し、パルスのエキシマレーザ光を照射して加熱ア ニールすることで、多結晶シリコン薄膜へ結晶化すると ともに結晶性の向上による高性能な薄膜トランジスタ特 性を得る研究開発が各社で観電推進されている。

【0003】従来の薄膜トランジスタの製造方法では、 ガラス基板上にアルカリ金属イオン防止膜を形成し、そ の表面上に薄膜トランジスタを形成していた。そして薄 膜トランジスタに用いる多結晶シリコン膜は、ガラス基 板上にブラズマ化学的気相成長 (以下、化学的気相成長 をCVDと記す、CVDはChemical Vapour Deposition の粉) 法により成膜した厚さが約30nmの水素を含む アモルファスシリコン膜にキセノン塩素エキシマレーザ 光を照射して、上配アモルファスシリコン膜を溶酸し、 それを自然冷却して固化させて多結晶シリコン膜を得て いた。

【0004】上記エキシマレーザ光の照射によってアニールできるシリコン既の探さは100nm以下に限られており、またエキシマレーザ光は強力なパルス紫外線であるために、アモルファスシリコン表面の約20nmの深さで吸収されていた。そのため、アモルファスシリコン表面部分の視度を上昇させて、シリコンを溶融させる温度である1500℃前後に加熱していた。一方、その時のガラス基板の温度は300℃以下に保持されていた。

(0005)

「発明が解快しようとする課題」しかしながら、従来のエキシマレーザ光によるアニーリングは、熱伝導本の低いガラス基板上に形成した水素を含むアモルファスシリコン膜に光照射してそれを落敵させた後、自然冷却しているため、冷却の不均一性による多結局シリコン結晶粒界の方位の不描いが発生していた。そのため、上記多結晶シリコン膜を用いて形成した薄膜トランジスタでは、電界効果移動度のばらつき、Vihのばらつき等の特性の不均一と劣化を引き起こしていた。

[0006]

【厩題を解決するための手段】本発明は、上記課題を解 決するためになされた半導体装置<u>の</u>製造方法である。

【0007】すなわち、本発明の製造方法で製造される 半導体装置は、ガラス基板上に電気絶縁性を有するアル カリ金属イオン阻止膜が形成されていて、このアルカリ 金属イオン阻止膜上に多結晶シリコン膜が形成されている をともに、この多結晶シリコン膜をアクティブ領域に 用いた薄膜トランジスタが形成されているものであっ て、ガラス基板上のほぼ全面にわたって、かつこのガラ ス基板と上配アルカリ金属イオン阻止膜との間に、ガラ ス基板より熱伝導率の高い電気伝導膜が形成されている ものである。

【0008】上記半導体装置では、ガラス基板上のほぼ 全面にわたって電気伝導膜が形成されていることから、 例えば、プロジェクタのような強い入射光による熱や駆 動回路から発生する熱は、上記電気伝導膜によって効率 よく放熱される。そのため、発熱による半導体装置の特 性の劣化が抑えられる。言い換えれば、この電気伝導膜 を形成していない半導体装置と比較して良好な特性が得 られる。また薄膜トランジスタの裏面倒からの反射光に よる薄膜トランジスタへの光リークが抑えられるのでコ ントラストの低下が防止される。

【0009】また、この半導体装置は液晶デバイスであって、上配電気伝導膜は、液晶デバイスの國素部上を除くガラス基板上の全面に形成され、かつガラス基板に形成された液晶デバイスの軟動用回路のアース電位に接続されているものである。このような半導体装置の構成では、ガラス基板上での帯電は上記電気伝導膜を通してアース電位に透がされるので、この半導体装置の静電気耐性は高いものになる。

【0010】さらに上記電気伝導膜は、金属膜、電気伝 専性を有する金属能化膜、電気伝薄性を有する金属能化 膜のうちの1種類からなる単層膜、または複数種類から なる積層膜によって構成されているものである。このよ うな電気伝導膜を育する半導体装置の構成では、電気伝 導度もアルカリ金属イオン阻止膜と阿様にアルカリ金属 イオンを阻止するので、ガラス基板から薄膜トランジス タへのアルカリ金属イオンの拡散防止が確実に行える。

[0011] 本発明の半導体装置の製造方法は、ガラス基板上に電気総縁性を有するアルカリ金属イオン阻止膜と形成する工程と、このアルカリ金属イオン阻止膜上にアモルファスシリコン膜を成膜した後、アニーリングによって上紀アモルファスシリコン膜を結晶化して多結晶シリコン膜を生成する工程と、この多結晶シリコン膜を フクティブ領域に用いた薄膜トランジスタを形成する工程を 備えた方法であって、アルカリ金属イオン阻止膜を形成する前に、ガラス基板上の全面にわたってこのガラス基板より無伝導率の高い電気伝導膜を形成する方法である。

【0012】上記製造方法では、ガラス基板上に離気絶

(3)

**特許第3409576母** 

緑性を有するアルカリ金属イオン阻止膜を形成する前に、このガラス基板上の全面にわたってガラス基板より 熱伝導率の高い電気伝導膜を形成することから、アニーリング(例えばレーザアニーリング)の際に各素子部の 上記アモルファスシリコン膜が溶酸してなる溶酸シリコンはほぼ均一に冷却固化される。すなわち、上記ガラス 基板の面内において上記溶酸シリコンから発生する熱は、上記電気伝導膜によってほぼ均一に放熱される。そのため、溶酸シリコンが冷却固化される底には、不鈍物 偏折が低減され、特定の方位(例えばガラス基板側から 上方に向かう方位)を持つ結晶核の多結晶シリコンが得 られる。その結果、上記のようにして形成される多結晶シリコン膜を用いることで高い電界効果移動度とVtuば らつきの少ない良好な薄膜トランジスタが形成されることになる。

【0013】また上記確気伝導膜は、金属度、電気伝導性を有する金属度化膜、電気伝導性を有する金属度化膜のうちの1種類からなる単層膜、または複数種類からなる積層膜によって形成されるこのような構成では、電気伝導膜はアルカリ金属イオン限止膜とともに、ガラス基板中のアルカリ金属イオンの薄膜トランジスタへの拡散を防ぐ。これによって薄膜トランジスタの特性の劣化を防止する。

【0014】さらにアニーリングを行う前に、このアニーリングの際に上配ガラス基板がクランプによって押圧される領域の上配電気伝導膜上に形成されている膜を除去してこの電気伝導膜を露出させ、かつこのアニーリングの際に、上配電気伝導膜の露出した部分に電気伝導性および熱伝導性を有するクランプを押し当ててガラス基板を保持台に固定する。このような製造方法では、電気伝導膜中を伝導した熱はクランプを通して放熱される。そのため、電気伝導膜は高視にならないので、半導体装置の分化が防止される。さらにクランプによって電気伝導膜がアース電低になるので、アニーリング時の静電気ダメージが防止される。

【0015】またさらに、保存合にはその内部に冷却器を備えたものを用い、上記アニーリングの際にその保持台によってガラス基板を冷却する。このような製造方法では、上記電気伝導膜からの放熱は促進され、ガラス基板が高温になることが避けられる。

[0016]

【発明の奏施の形態】本発明の半導体装置の<u>製造方法で</u> 形成される半導体装置</u>に係わる第1 実施形態の一例を、 図1の興路構成断面図によって説明する。図では半導体 装置の一例として、核晶デバイスの逆スタガー型Nチャ ネルMOS薄膜トランジスタ1を示す。

【0017】図1に示すように、ガラス基板11上には ほぼ全面にわたって、このガラス基板11より熱伝導率 の高い電気伝導隊(高熱伝導膜)12が形成されてい る。上記ガラス基板11は、何えばホウケイ酸ガラス基板からなる。また上配触気伝導膜12は、金風膜、電気伝導性を有する金属壁化膜、電気伝導性を有する金属酸化膜のうちの1種類からなる単層膜、または複数種類からなる積層膜によって構成される。例えば、上記金属製には、モリブデン(Mo)膜、タンタル(Ta)膜、チタン(Ti)膜、クロム(Cr)膜、タングステン(W)膜、アルミニウム(A1)膜等がある。また上配金属室化膜には、窒化チタン(TiN)、窒化ダングステン(WN)、窒化タンタル(TaN)等がある。さらに上記金属酸化物には、ITO(Indiam Tin Oxcide の略)、アンチモン(Sb)を含む酸化すず(SnOt)等がある。この第1実施形態では、一例として、Ta膜とMo膜とからなる厚さが200mmの積層膜を上記量気伝導膜12とした。

【0018】上記電気伝導度12上には電気総縁性を有するアルカリ金属イオン阻止膜13が形成されている。このアルカリ金属イオン阻止膜13は、例えば関厚が300nmの熔化シリコン(SiN)膜で形成されている。またはSiN膜を例えば300nmの厚さに形成し、さらに酸化シリコン(SiO)膜を例えば200nmの厚さに形成してもよく、また逆に積層して形成してもよい。

【0019】さらに上記アルカリ金属イオン阻止膜13上には、ゲート電極14が形成されている。このゲート電極14は、例えばTa膜とMo膜とからなる厚白が300mの積層膜をからなる。または上記ゲート電便14は、例えばCr膜で形成することも可能である。

【0020】さらに上記ゲート電極14を被覆する状態にゲート結解膜15が形成されている。このゲート結解 膜15は、例えば、厚さが30nmのSiN膜16と、 厚さが20nmのSiOi膜17とからなる。また、ゲート結解膜15上には、アクティブ領域を形成するための多結晶シリコン膜18が形成されている。この多結晶シリコン膜18は、例えば厚さが30mのアモルファスシリコン膜をレーザアニーリングによって結晶化しして形成したものである。そして上記多結晶シリコン膜18は 結晶方位が揃ったものになっている。例えば(100) 方位に揃った多結晶シリコン膜をアクティブ領域に用いた解膜トランジスタは、電界効果移動度が大きく、しきい値電圧V(hが低いものになる。

[0021] さらに上記ゲート電極14の上方における上記多結晶シリコン膜18上には、厚さが20nmのS1O膜19、厚さが30nmのSiN膜20が形成されている。上記ゲート電極14の個方かつ上方の上記多結品シリコン膜18には、LDD(LDDはLightly Doped Drain の略) 21、22が形成され、さらに上配LDD21、22を介してソース・ドレイン23、24が形成されている。すなわち、上記ゲート電極14の上方の多結品シリコン膜18がチャネル形成低域となり、そ

(4)

特許第3409576号

の両側方にLDD21、22を介してソース・ドレイン23、24が形成される。

【0022】さらに、上記室化シリコン膜20を硬う状態に上記多結晶シリコン膜18上には、リンシリケートガラス(P5G)膜25が例えば300nmの膜厚に形成され、その上面にはSIN膜26が例えば200nmに膜厚に形成されている。

【0023】そして、上記ソース・ドレイン23,24 上のPSG膜25とSIN膜26とには閉口部27,2 8が形成され、この関口部27,28にはソース・ドレイン23,24に接続するソース・ドレイン電極29,30が形成されている。上記の如くに、薄膜トランジスタ1は構成されている。

【0024】上記辞牒トランジスタ1では、ガラス基板 11上のほぼ全面にわたって電気伝導膜12が形成され ていることから、例えば、プロジェクタのような強い人 射光による熱や駆動回路から発生する熱は、上記電気伝 導膜12によって効率よく放熱される。 そのため、発熱 による釋膜トランジスタ1の特性の劣化が抑えられる。 言い換えれば、この電気伝導膜12を形成していない平 帯体装置と比較して、上記構成の薄膜トランジスタ1は 高い特性が得られる。さらに上記辯臓トランジスタ1 は、アクティブ領域となる多結晶シリコン膜18の結晶 方位が揃ったものになっている。そのため、荐頭トラン ジスタ1の電界効果移動度は大きく、しきい値電圧Vih は低いものになっている。また、電気伝導膜12は、ア ルカリ金属イオン阻止験13とともにガラス基板11中 のアルカリ金属イオンの薄膜トランジスタ1への拡散を 防止する。

【0025】次に、上記逆スタガー型薄膜トランジスタの製造方法を、図2、図3の各製造工程図によって説明する、図2、図3では、前記図1で説明したのと同様の構成部品には同一符号を付す。

【0026】図2の(1) に示すように、スパッタリングによって、ガラス差板11の表面にTa膜とMo膜とを積層して、このガラス基板11よりも熱伝導率の高い電気伝導性膜(高熱伝導度)12を、例えば200mmの厚さに形成する。さらにCVD法によって、アルカリ金属イオン阻止膜13を、例えば31N膜によって形成する。このアルカリ金属イオン阻止膜13は、例えば300nmの厚さに形成される。

【0027】次に、図2に(2)に示すように、スパッタリングによって、上記アルカリ金属イオン阻止膜13上にてa膜とMo膜とを積層して、ゲート電極を形成するための電極形成膜を例えば300mmの厚さに形成する。次いで感光性レジストを独布してレジスト膜を形成した後、このレジスト膜に対してマスク展光を行い、露光したレジスト膜を現像し、さらにポストペークを行って、レジストパターンを形成する。そのレジストパターンをマスクに用いたエッチング、例えばエッチングガス

にテトラフルオロメタン(CF4)を用いたドライエッチングによって、上記電極形成膜をパターニングしてゲート電振14を形成する。その際、ゲート電振14は30°程度のテーパ形状にパターニングすることが望ましい。

【0028】次に、図2の(3)に示すように、プラズマCVD法によって、上記ゲート電極14を硬う状態にして上記アルカリ金属イオン阻止膜13上に連続成敗を行う。このときの成膜温度は、例えば約300℃に設定した。まず、モノシラン(SIHI)、アンモニア(NHI) および登無(NI)を成膜ガスに用いてSIN膜16を例えば30nmの厚さに形成し、続いてSIHIおよび散棄(OI)を成膜ガスに用いてSIO。酸17を例えば20nmの厚さに形成し、ゲート絶難度15を形成する。引き続いてSIHIを成膜ガスに用いてアモルファスシリコン膜18aを例えば30nmの厚さに形成し、次いでSIHIおよびOIを成膜ガスに用いてSIOに膜19を例えば20nmの厚さに形成し、さらにSIHI、NHIおよびNIを成膜ガスに用いてSIN膜20を例えば30nmの厚さに形成する。、、

【0029】次いで<u>図2</u>の(4)に示すように、感光性 レジストを麁布してレジスト膜を形成した後、このレジ スト膜に対してマスク感光を行い、蘇光したレジスト膜 を現像し、さらにポストペークを行って、上記ゲート電 欄14の上方にレジストバターン51を形成する。 その レジストパターン51をマスクに用いたエッチング、例 えばCF。をエッチングガスに用いたドライエッチング によって上記SiN膜20をエッチングし、さらに、例 えばフッ酸水溶液(HF:H: 〇=1:5)をエッチン グ液に用いたウエットエッチングによって、上記SIO : 膜19をエッチングする。その後、上記レジストパタ ーン51をマスクにしたイオンドーピングによって、上 配アモルファスシリコン験18aにリンイオンをドービ ングし、LDD21、22を形成する。その際のドーズ 量は、例えば1×10"/cm<sup>2</sup>~1×10/cm<sup>2</sup>・ に設定した。

(0030) 続いて図3の(1) に示すように、感光性レジストを逸布してレジスト膜を形成した後、このレジスト膜に対してマスク配光を行い、環光したレジスト膜を現像し、さらにポストペークを行って。上記LDD21、22のゲート電板14例の部分を覆う状態にレジストパターン52を形成する。このレジストパターン52を形成する。このレジストパターン52を形成する。その後、上記レジストパターン62をマスクにしたイオンドーピングによって、上記アモルファスシリコン賞18aにリンイオンをドーピングし、ソース・ドレイン23、24を形成する。その際のドーズ量は、例えば1×10"/cm'~1×10"/cm'に設定した。その後上記レジストパターン5

(5)

特許第3409576号

#### 1.52を除去する。

(0031)次いで図3の(2)に示すように、アニーリング(ここではパルスのエキシマレーザアニーリング)によって、アモルファスシリコン膜18a(LDD21,22およびソース・ドレイン23,24を形成した部分も含む)の脱水素、結晶化、活性化を行う。エキシマレーザだと用い、そのエネルギーは空気中で約250mJ/cm²とした。上記エキシマレーザ光の照射は、最初は溶酸エネルギー(220mJ/cm²)より低いエネルギーで行ってアモルファスシリコン膜18a中から水素を追い出し、その後照射エネルギーを高めてアモルファスシリコン膜18aを溶散させる。その後エキシマレーザ光の限射を停止し、溶散シリコンを聞化する。その結果、アモルファスシリコン膜18aは結晶化して多結晶シリコン膜18になる。

【0032】なお、上記パルスのエキシマレーザ光の照 射では、ガラス基板11上に成膜したアモルファスシリ コン銭18aの溶融しきい値エネルギーは約130mJ /cm²である。一方、膜厚全体が溶融するには約22 0 m J / c m' が必要であり、海融固化するまでの時間 は約70nsが必要である。また、エキシマレーザ光の 照射によってアニールできるシリコン族の深さは100. nm以下になっている。そしてエキシマレーザ光は強力 なパルス紫外線であるために、アモルファスシリコン膜 18aの表面から約20nmの探さまでで吸収されてそ の部分の進度を上昇させる。この時、ゲート電極14上 のアモルファスシリコン膜18aの一部にはSiN膜2 0とSiO.膜19とが形成されているので、この部分 ではエキシマレーザ光の反射が低減されて、より効率の 高い溶融が実現できる。そして、アモルファスシリコン 膜18aを溶融させる温度である1500℃前後にな る。一方、その時のガラス基板11の温度は300℃以 下に保持される。

[0033] 続いてRTA (RTAはRapid Thermal An Dealing の略)によってポストアニーリングを行う。こ のポストアニーリングは、一例として、Ni雰囲気中 で、750℃~800℃の範囲内の所定温度で10分間 行って、多結晶シリコン膜18の結晶性を回復させる。 【0034】次に<u>図3</u>の(3)に示すように、成膜温度 ・が約600℃の常圧CVD法によって、上記SiN膜2 0を使う状態にして上記多結晶シリコン膜18上にPS G膜25(リン膿度が4wt%~5wt%)を例えば3 D O nmの厚さに形成し、さらにSIN膜26を何えば 200nmの厚さに形成する。上記PSG膜25の成膜 では、成蹊ガスにSiH。(20%)、ホスフィン(P H.) (1%) およびO. を用いた。そして流量比をS i H. + P Ha: Or = 1:15とした。また上記Sし N膜26の成蹊では、キャリアガスにN. を用い、成膜 ガスにS1H、およびNH。を用いた。

(0035)次いで水素化アニーリングを行う。このアニーリングは、フォーミングガス中で400℃、3時間~4時間の条件にて行い、水素でダングリングボンドを切ることで、電界効果移動度を向上させ、リークを低減し、薄膜トランジスタの特性を向上させる。

【0036】その接図3の(4)に示すように、繋光性レジストを整布してレジスト膜を形成した後、このレジスト膜に対してマスク露光を行い、離光したレジスト膜を現像し、さらにポストペークを行って、ソース・ドレイン23、24上にレジスト間口部を設けたレジストパターン(図示省略)を形成する。そしてこのレジストパターンをマスクに用いたエッチングによって上記SIN 僕26と上記SIO.膜25とをエッチングして閉口部27、28を形成する。次いて上記レジストパターンを除去する。

【0 0 3 7】統いてスパッタリングによって、アルミニ ウム(1%シリコン入り)を例えば1μmの厚さに堆積 してアルミニウム膜を形成する。次いで感光性レジスト を塗布してレジスト膜を形成した後、このレジスト膜に 対してマスク露光を行い、露光したレジスト膜を現像 し、さらにポストペークを行って、ソース・ドレイン2 3. 24上にレジストバターン(図示省略)を形成す る。 そしてこのレジストパターンをマスクに用いたエッ チングによって上記アルミニウム膜をバターニングし て、ソース・ドレイン23、24に接続するアルミニウ ム電極29、30を形成する。このエッチングは、例え ばリン酸(H. P Q.): 酢酸(CH. COOH): 甜 酸(HNO<sub>3</sub>)=70:10:3の割合のエッチング被 を用いて行った。その後、上記レジストパターンを除去 した。さらにフォーミングガス中でアルミニウムシンタ 一処理を行う。この処理条件としては、一例として、処 理塩度を350℃とし、処理時間を1時間とした。 【0038】当然のことながら、図示はしていないが、

後島デバイスの国際原口部の上記電気伝導膜12は、透明な平坦化膜を形成する前にエッチングによって除去する。 【0039】上記製造方法では、ガラス基接11上に会

【0039】上記録治方法では、ガラス募板11上に住 気絶操性を有するアルカリ金属イオン阻止度13を形成 する前に、このガラス基板11上のほぼ全面にわたって ガラス蒸板11より熱伝導率の高い電気伝導度12を形成することから、エキシマレーザアニーリングの際に上 記アモルファスシリコン膜18gが溶融してなる溶融シリコンはほ均一に冷却固化される。すなわち、上記記 ラス基板11の面内において上記溶融シリコンから発生 する熱は、上記電気伝導度12によってにぼ均一化する から、容融・リコンが冷却固化する 際には、不純物偏析が低減され、特定の方位(例えばガ ラス基板11偏から上方に向かう方位)を持つはように を結晶シリコン膜18が得られる。また、上記のように して製造された結晶方位の横った多結晶シリコン膜18 (6)

を用いて形成される薄膜トランジスタ1は高い電界効果 移助度が得られる。

【0040】次に第2実施形態の一例を、図4の概略構成断面図によって説明する。図では半導体装置の一例としてスタガー型NチャネルMOS薄膜トランジスタを示す。なお、前配第1実施形態で説明した再膜トランジスタ1と同様の構成部品には同一符号を付す。

【0041】図4に示すように、ガラス基板11上にはほぼ全面にわたって、このガラス基板11より熱伝導率の高い電気伝導膜12が形成されている。さらに上記電気伝導膜12上には電気起縁性を有するアルカリ金属イオン阻止膜13が形成されている。そして上記ガラス基板11、上記電気伝導膜12まよび上記アルカリ金属イオン阻止膜13は、前記図1によって説明した第1実施形態と同様の材料で形成されている。

【0042】上記アルカリ金属イオン阻止膜13上には、酸化シリコン膜61が形成され、さらにアクティブ 領域を形成するための多結晶シリコン膜18が積層状態 に形成されている。この多結晶シリコン膜18は、例え ば厚さが30mのアモルファスシリコン膜をレーザアニ ーリングによって結晶化して形成したものである。そし て上記多結晶シリコン膜18上の所定の位置にはゲート 結縁膜15が形成されている。このゲート絶縁膜15 は、例えば、厚さが20nmのSIOi膜62と、厚さ が30nmのSiN膜63とを積層した状態に形成され ている。

【0043】上記ゲート総談譲15の例方かつ下方における上記多結品シリコン譲18には、ゲート絶録項15 例よりLDD21、22が形成され、かつLDD21、22を介してソース・ドレイン23、24が形成されている。すなわち、上記ゲート電極14の下方の多結品シリコン譲18がチャネル形成領域となり、その両側方にLDD21、22を介してソース・ドレイン23、24が形成される。

【0044】さらに、上配ゲート絶縁膜15を覆う状態にして上記多結品シリコン膜18(LDD21、22とソース・ドレイン23、24を含む)上にPSG膜25が例えば300nmの膜厚に形成されていて、さらにSiN膜26が例えば200nmに膜厚に形成されている。

【0045】そして、上記ソース・ドレイン23,24上とゲート電極の形成予定領域上とのPSG膜25とSIN膜26とには関口部27,28,62が形成されている。上記開口部27,28にはソース・ドレイン電極29,30が形成されていて、上記開口部64にはゲート電板14が形成されている。上記の如くに、薄膜トランジスタ2は構成されている。

【0046】上記幕膜トランジスタ2では、ガラス基板 11上のほぼ全面にわたって電気伝導膜12が形成され ていることから、例えば、プロジェクタのような強い入 射光による無や駆動回路から発生する熱は、上記載気伝 導膜12によって効率よく放熟される。そのため、発熱 による薄膜トランジスタ2の特性の劣化が抑えられる。 雷い換えれば、この電気低導膜12を形成していない薄膜トランジスタと比較して、上記構成の薄膜トランジスタと比較して、上記構成の薄膜トランジスタ2は高い特性が得られる。また、電気伝導度12は、 アルカリ金属イオン配止膜13とともにガラス基板11 中のアルカリ金属イオンの薄膜トランジスタ2への拡散 を防止する。

【0047】次に上記スタガー型NチャネルMOS存成トランジスタの製造方法の一例を、前配<u>図4</u>を参照しながら規則する。

【0 0 4 8】まずスパッタリングによって、ガラス落板 11の表面にTa膜とMo膜とを積層することで、この ガラス基板11よりも熟伝導帯の高い電気伝導膜12を 例えば200nmの厚さに形成する。次にプラズマCV D法によって、連続成蹊を行う。このときの成蹊温度 は、例えば約300℃に設定した。まず、SIH<sub>4</sub>、N H<sub>1</sub> およびN<sub>1</sub> を成膜ガスに用いてアルカリ金属イオン 阻止膜13となるSIN膜を例えば300mmの厚さに 形成し、続いてSIH。およびO。を成膜ガスに用いて S (O: 蕨 6 1 を何えば2 0 0 nmの厚さに形成する。 続けてSIH。を成戊ガスに用いてアモルファスシリコ ン膜18gを何えば30mmの厚さに形成する。 さらに 連続してSIH。およびO。を成成ガスに用いてSiO r膜19を例えば20 nmの厚さに形成し、さらにSi H.、NH.およびN.を成膜ガスに用いてSIN膜2 0を例えば30mmの厚さに形成する。

【0049】次いで感光性レジストを熱布してレジスト 膜を形成した後、このレジスト膜に対してマスク電光を 行い、電光したレジスト膜を現像し、さらにポストペー クを行って、レジストパターン(図示省略)を形成す る。そのレジストパターンをマスクに用いたエッチング によって上記SIN膜20と上記SIO・度19とをエ ッデングしてゲート絶録度15を形成する。その後、イ オンドーピングによって、上記アモルファスシリコン膜 18aにリンイオンをドーピングし、しDD21、22 を形成する。その麻のドーズ量は、例えば1×10"/ cm'~1×10'/cm'に設定した。

【0050】次に感光性レジストを整布してレジスト膜を形成した後、このレジスト膜に対してマスク露光を行い、電光したレジスト膜を現像し、さらにポストペークを行って、レジストパターン(図示省略)を形成する。このレジストパターンは、上記パターニングしたゲート 結構膜15の両側に残すことになるLDD21、22が確保されるように形成される。その後、上記レジストパターンをマスクにしたイオンドーピングによって、上記アモルファスシリコン膜18aにリンイオンをドーピングし、ソース・ドレイン23、24を形成する。その際のドーズ量は、例えば1×10"/cm'~1×10"

(7)

/cm!に設定した。その後上配各レジストパターンを 除去する。

【0051】次いで、エキシマレーザアニーリングによって、脱水素、結晶化、活性化を行う。エキシマレーザには被長が308nmのキセノン塩素エキシマレーザ光を用い、そのエネルギーは空気中で約250mJ/cm'とした。上配エキシマレーザ光の服射は、最初は溶脱エネルギー(220mJ/cm')より低いエネルギーで行ってアモルファスシリコン膜18a中から水素を迫い出してから、照射エネルギーを高めて溶融させる。その後エキシマレーザ光の照射を停止して固化を行って、アモルファスシリコン関18aの結晶化を行う。

【0052】続いて、N: 雰囲気中のRTAによってポストアニーリングを行う。このポストアニーリングは、750℃~800℃の範囲内の所定温度で何えば1.0分間行う。

【0053】次いで成膜泡度が約600での常圧CVD 法によって、PSG膜25(リン濃度が $4wt%\sim5w$ t%)を例えば300nmの厚さに形成し、さらにSI N膜26を例えば200nmの厚さに形成する。上記P SG膜25および上記SIN膜26の各成膜は、前記第 1実施形態で説明したのと同様である。

【0054】次いで水素化アニーリングを行う。このアニーリングは、フォーミングガス中で400℃、3時間~4時間の条件にで行う。

【0055】その後感光性レジストを熱布してレジスト膜を形成した後、このレジスト膜に対してマスク電光を行い、質光したレジスト膜を現像し、さらにポストペークを行って、ソース・ドレイン23,24上およびゲート形成領域上に関ロ部を設けたレジストパターンを形成する。そのレジストパターンをマスクに用いたエッチングによって上記51N膜20と上記51〇: 膜19とをエッチングしてソース・ドレイン領域23,24が鮮出される関口部27,28を形成するとともに、上記51N膜26、PSG膜25、S1N膜20および上記5iO・ 膜19をエッチングしてゲート絶縁膜15が露出される間口部64を形成する。次いで上記レジストパターンを除去する。

【0036】その後、スパッタリングによって、アルミニウム(1%シリコン入り)を例えば1µmの厚さに地積してアルミニウム膜を形成する。次いで感光性レジストを生布してレジスト膜を形成した後、このレジスト膜に対してマスク医光を行い、離光したレジスト膜を現象し、さらにポストペークを行って、ソース・ドレイン23、24上およびゲート形成領域上にレジストパターンを形成する。そのレジストパターンをマスクに用いたエッチングによって上記アルミニウム膜をパターニングレて、ソース・ドレイン23、24に接続するアルミニウム電極28、30を形成するとともに上記ゲート絶解膜15上にゲート電極14を形成する。このエッチング

は、例えばH<sub>1</sub>PO<sub>4</sub>: CH<sub>3</sub>COOH: HNO<sub>3</sub>=7 0:10:3の割合のエッチング液を用いて行った。その後、上記レジストバターンを除去した。さらにフォーミングガス中でアルミニウムシンター処理を行う。この処理条件としては、処理温度を例えば350℃とし、処理時間を例えば1時間とした。

【0057】当然のことなから、図示はしていないが函 素第口部の電気伝導膜12はエッチングによって除去し ておく。

【0058】上記第2英施形態のおける製造方法では、第1実施形態で説明した製造方法と同様の作用効果が得られる。すなわち、上記ガラス基板11の面内において上記が融シリコンから発生する熱は、上記電気伝導膜12によってほぼ均一に放禁されるため、アニーリング(例えばレーザアニーリング)の際に上記アモルファスシリコン膜18 aが溶酸してなる複酸シリコンはほぼ均一に冷却固化される。そのため、溶酸シリコンが冷却固化される際には、不純物偏析が低減され、特定の方位(例えばガラス基板11倒から上方に向かう方位)を特つ結晶被の多結品シリコン膜18が得られる。その結果、上記のようにして形成される多結品シリコン膜18を用いることで高い電界効果移動度の薄膜トランジスタ1が形成されることになる。

【0059】次に、上記第1奥施形態および上記第2奥 施形態において、アモルファスシリコン膜18aを結晶 化するためのアニーリング時におけるガラス基板11の 固定方法およびその保持台を<u>図5</u>によって脱明する。

【0060】 図5に示すように、アモルファスシリコン 膜18 a を結晶化するアニーリングの際に前記ガラス基 板11がクランプ81によって押圧される領域の前記電 気伝導膜12上に形成されている膜、例えば前配第1実 **施形態で説明した逆スタガー型稼順トランジスタが形成** される場合であれば、アルカリ金属イオン阻止膜13、 室化シリコン膜16、酸化シリコン膜17、アモルファ スシリコン膜18a等を除去して酸電気伝導膜12を露 ・ 出させる。また前記第2実施形態で説明したスタガー型 NチャネルMOS薄膜トランジスタが形成される場合で あれば、アルカリ金属イオン阻止膜13、酸化シリコン 膜61、アモルファスシリコン膜18g等を除去して該 電気伝導膜12を露出させる。この図面では除去した状 態を示し、上配各膜の説明においては前配第1、第2実 施形態で脱卵した際に用いた符号を付配した。その後、 上記アニーリングの際に、電気伝導膜12の第出した部 分に電気伝導性および熱伝導性を有するクランプ81を 押し当ててガラス基板11を保持台82に固定する。な 岩、上配クランプ81は、電気伝導膜12と同程度また はそれ以上の電気伝導性および熱伝導性を有しているこ とが望ましい。また、アニーリングの際には、前記保持 台82によって前記ガラス装板11を冷却する。

【0061】次に保持台82の冷却器を説明する。上記

PAGE 24/31 \* RCVD AT 4/18/2006 3:15:14 PM [Eastern Daylight Time] \* SVR:USPTO-EFXRF-3/1 \* DNIS:2738300 \* CSID:612-455-3801 \* DURATION (mm-ss):13-52

(8)

符許第3409576号

【0062】上配説明したように、電気伝導膜12にク ランプ81が直接に接触してガラス基板11を保持台8 2に押し当てて、このガラス基板11を保持台82に固 定し、エキシマレーザ光を照射してアニーリングを行う 製造方法では、アニーリングによって加えられた熱は、 電気伝導膜12中を伝導してクランプ81から放熱され る。そのため、電気伝導膜12は高温になることはな く、またガラス基板11上に形成される半導体装置も高 湿にならない。 したがって、アニーリングによる半導体 袋屋の特性の劣化が防止される。またさらに、上記アニ ーリングの際に保持台82によってガラス基板11を冷 却することから、上記電気伝導隊12からの放熱はさら に促進され、ガラス蒸板11が高温になることが避けら れる。さらにクランプ81によって電気伝導膜12がア 一ス電位になるので、アニーリング時の静電気ダメージ が防止される。

【0063】次に、上記電気伝導頭12をLCD(LC DはLiquid Crystal Device の路)駆動用回路のアース 電位と接続した構成例を、<u>図6</u>によって説明する。図で は、一例として、逆スタガー型NテャネルMOS薄膜ト ランジスタを搭載した被晶パネルを示す。

【0064】図8に示すように、半等体装置は液晶デバイスであって、ガラス基板11上に形成されている電気 伝導膜12は、液晶デバイスの駆動用回路のアース電位 91に接続されている。

【0065】ここで図6に示した他の構成部品を簡単に 脱明する。上記ガラス基板11上には、電気伝導膜12 が形成され、さらにアルカリ金属イオン阻止膜13が形 成されている。このアルカリ金属イオン阻止膜13上に は逆スタガー型の薄膜トランジスタ1が形成されてい る。そして上配薄膜トランジスタ1を覆う状態にPSC 膜25とSiN膜26が形成されている。さらに薄膜ト ランジスタ1のソース・ドレイン23、24に接続する ソース・ドレイン電極29、30が形成されている。一 方、回素部92上の上配電気伝導膜12、アルカリ金属 イオン阻止膜13等の膜は除去され、関口部93が形成 されている。さらに上配薄膜トランジスタ1および画素 第92を覆う状態に、上配ガラス基板11上には透明な 平坦化膜94が形成されている。また、1TOからなる 透明電極95が画際部92上の透明な平坦化膜94上からドレイン電極29に接続する状態に形成されている。 さらに、上配透明な平坦化膜94の周辺上にはシール刺96、コモン剤97を介して液晶が封入される空間98を確保した状態にカラーフィルタ基板99が設けられている。

[0066]上記のように電気伝導族12をアース電位 91に接続した構成では、ガラス基板11上での帯電は 上記電気伝導膜12を通じてアース電位91に述がされ るので、静電気耐性は高いものになる。

[0067]

【発明の効果】以上、放明したように本発明の半導体装置の製造方法によれば、製造された半導体装置は、ガラス基板上のほぼ全面にわたって電気伝導膜が形成されているので、強い入射光による熱や駆動回路から発生する熱は電気伝導膜によって効率よく放熱される。そのため、発熱による半導体装置の特性の劣化が抑えられるので、例えばこの半導体装置が搭載されるLCDではその特性の向上が図れる。

【0068】また、囲素関口部を除くガラス基板上の全面に電気伝導膜が設けられ、この電気伝導膜がしてDの駆動用回路のアース整位に接続されているものによれば、ガラス基板上での帯電は電気伝導膜を通してアース整位に逃がされるので、LCDの静電気耐性を向上させることができる。

【0069】さらに電気伝導膜は、金属原、電気伝導性を有する金属窒化度、電気伝導性を有する金属酸化度のうちの1種類からなる単層膜、または複数種類からなる積層度によって構成されているので、電気伝導膜もアルカリ金属イオン風止膜と同様にアルカリ金属イオンを駆止することができる。したがって、ガラス差板から薄膜トランジスタへのアルカリ金属イオンの拡散防止が確実に行うことができる。よって、アルカリ金属イオンによる薄膜トランジスタ特性の劣化は起こらない。またさらに、回索開口部以外が不透明な膜で形成されている場合(ITO膜、SIO膜等は除く)には、ガラス差板の裏面からの反射光によるリーク電流を防止できる。すなわち深膜トランジスタへの光リークを防止できるので、コントラストの低下を助止することができる。

【0070】本発明の半導体装置の製造方法によれば、ガラス基板上の全面にわたってガラス基板より熱伝導率の高い電気伝導膜を形成したので、その後のアニーリングによってアモルファスシリコン膜を溶融して結晶化する際に、溶融シリコンから発生する熱は電気伝導膜によってほば均一に放無されるので、この溶融シリコンはほぼ均一に冷却固化することができる。そのため、溶融シリコンの冷却固化の際に生じる不純物偏析を低減することができて、特定の方位を持つ結晶被の多結晶シリコンを得ることができる。よって、上配製造方法によって得

(9)

特許第3409576号

た多結晶シリコン族を揮膜トランジスタに用いること で、高い移動度の薄膜トランジスタを製造することが可能になる。

【図面の簡単な規明】


【図1】本発明の半導体装置に係わる第1実施形態の概略構成断面図である。

【図2】本発明の製造方法に係わる第1実施形態の製造工程図である。


【図3】第1実施形態の製造工程図(統き)である。

【図4】本発明の半導体装置に保わる第2実施形態の概

[度]



本學明の平單体兼量に係める島原地形態の最後的過



路構成断面図である。

【図5】アニーリング時のガラス基板の固定方法および その保持台の説明図である。

(図6) 電気伝導膜(高熱伝導膜)を設けた液晶パネルの説明図である。


【符号の説明】

1 薄膜トランジスタ 11 ガラス基板

12 電気伝導膜 (高熱伝導膜) 13 アルカリ兔 属イオン阻止膜

18 多結晶シリコン膜

(国2)




太影明《黄莲方法》原始的第1天枪形器《鬓透工器图


(10)

特許第3409576号

[図3]



[図5]




アニーリンプ時のガウス基板の固定方法およびその保持され機明型

PAGE 27/31 \* RCVD AT 4/18/2006 3:15:14 PM [Eastern Daylight Time] \* SVR:USPTO-EFXRF-3/1 \* DNIS:2738300 \* CSID:612-455-3801 \* DURATION (mm-ss):13-52

(11)

特許第3409576号





**尼尔伍基版(高剧伍基膜)**を 配けた液晶川ネルa説明图

## フロントページの続き

(58) 飼査した分野(Int.Cl.\*, DB名)

HO1L 21/336

HO1L 21/20

HOIL 21/268

HOIL 29/786